Commit History

Autor SHA1 Mensaxe Data
  Jerry Shih da8b6308bd Use scalar ALU and vector ALU together for chacha20 stream cipher hai 8 meses
  Jerry Shih 3e56c0efe7 riscv: Provide vector crypto implementation of AES-128/256-XTS mode. hai 1 ano
  Jerry Shih 3645eb0be2 Update for Zvkb extension. hai 1 ano
  Phoebe Chen 216424e18d riscv: Add RISC-V Vector opcode in riscv.pm hai 1 ano
  Charalampos Mitrodimas f20ee1f490 riscv: SM3: Provide a Zvksh-based implementation hai 1 ano
  Christoph Müllner 7543bb3a69 riscv: SM4: Provide a Zvksed-based implementation hai 1 ano
  Charalampos Mitrodimas 9c22a240da riscv: sha512: Provide a Zvknhb-based implementation hai 1 ano
  Charalampos Mitrodimas 1707306652 riscv: sha256: Provide a Zvknha-based implementation hai 1 ano
  Christoph Müllner f6631e38f9 riscv: AES: Provide a Zvkned-based implementation hai 1 ano
  Christoph Müllner 5191bcc816 riscv: GCM: Provide a Zvkg-based implementation hai 1 ano
  Christoph Müllner 003f569814 riscv: GCM: Provide a Zvbb/Zvbc-based implementation hai 1 ano
  Heiko Stuebner 3e76b38852 riscv: Clarify dual-licensing wording for GCM and AES hai 1 ano
  Heiko Stuebner 33523d6d66 riscv: GCM: dual-license under Apache + 2-clause BSD hai 1 ano
  Christoph Müllner b24684369b riscv: GCM: Simplify GCM calculation hai 1 ano
  Christoph Müllner 75623ed8d0 riscv: GCM: Use riscv.pm hai 1 ano
  Christoph Müllner ac97cd6005 riscv.pm: Add improved error messages to read_reg code hai 1 ano
  Christoph Müllner c8a641c39f riscv: aes: Move reusable Perl code into Perl module hai 1 ano